Рейтинг@Mail.ru
Rambler's Top100




Не нашли нужную работу? Закажи реферат, курсовую, диплом на заказ

реферат на тему: Канал последовательной связи на основе МС 8251

скачать реферат

бита, битов данных, бита контроля чётности и стоп-бита. Этот бит принимает значение 0 после операции чтении регистра LSR. Биты с 4-1 являются индикаторами ошибки и установка любого из этих битов в значение 1 проводит к порождению прерывания по состоянию линий приёмника. FE является индикатором "ошибки стоп-битов" (Framing Error). Ошибка стоп-бита фиксируется в том случае, когда в принятом символе не обнаружена корректного стоп-бита, т.е. бит, следующий за последним битом данных или за битом контроля четности (в случае контроля чётности), имеет значение 0. Этот бит принимает значение 0 после операции чтения регистра LSR. PE является индикатором "ошибки четности" (Parity Error). Ошибка четности фиксируется, если в принятом символе обнаружено некорректное значение бита контроля чётности. Этот бит принимает значение 0 после чтении регистра LSR. OR является индикатором "ошибки переполнения" (Overrun Error). Ошибка переполнения фиксируется в том случае, если при помешении очередного символа в регистр RBR обнаружено, что предедущее содержимое этого регистра не считано и, таким образом, оно потеряно. Этот бит принимает значение 0 после операции чтение регистра LSR. DR индикатор доступности принимаемых данных. Этот бит всегда устанавливается в 1, когда приёмником полностью принят символ и помещён в регистр RBR. Бит принимает значение 0 после операцией чтения из регистра RBR. Бит 7 всегда устанавливается в значение 0. Регистр состояния модема (MSR). Регистр имеет адрес 6 относительно базового адреса контроллера и доступен только по чтению. Регистр предоставляет информацию о состоянии управляющих линий модема. Кроме того, этот регистр содержит 4 бита, которые отображают изменение состояния модема и устанавливаются в значение 0 после операции чтения из регистра MSR.

76543210DCDRIDSRCTSDDCDTERIDDSRDCTS DCD является инвертированным сигналом Data Carrier Detect (DCD). При установленном режиме "шлейфа" (бит LB регистра MCR имеет значение 1) этот бит эквивалентен биту Out2 регистра MCR. RI является инвертированным сигналом Ring Indicator (RI). При установленном режиме "шлейфа" (бит LB регистра MCR имеет значение 1) эквивалентен биту Out1 регистра MCR. DSR является инвертированным сигналом Data Set Ready (DSR). В режиме "шлейфа" (бит LB регистра MCR имеет значение 1) эквивалентен биту DTR регистра MCR. CTS инвертированный сигнал Clear to Send (CTS). При установленном режиме "шлейфа" (бит LB регистра MCR имеет значение 1) этот бит эквивалентен биту RTS регистра MCR. Биты DDCD, TERI, DDSR и DCTS являются индикаторами изменения состояния модема и установка любого из этих битов в значение 1 приводит к порождению прерывания по состоянию модема, если оно разрешено в регистре IER. DDCD является индикатором изменения сигнала Data Carrier Detect (DCD). Этот бит принимет значение 1 при изменении сигнала DCD после последней операции чтения регистра MSR. TERI является индикатором заднего фронта сигнала RI. Этот бит принимает значение 1 при изменении сигнала RI с уровня логической 1 на уровень логического нуля. DDSR является индикатором изменения сигнала Data Set Ready (DSR). Этот бит принимает значение 1 при изменении сигнала DSR после последней операции чтение регистра MSR. DTCS является индикатором изменения сигналаClear to Send (CTS). Этот бит принимает значение 1 при изменении сигнала CTS после последней операции чтения регистра MSR.

Не используемый регистр (Scratch Register). Имеет адрес 7 относительно базового адреса
Не нашли нужную работу? Закажи реферат, курсовую, диплом на заказ




контроллера и доступен по чтения и записи. Регистр не управляет контроллерам и может быть использован в качестве рабочего регистра для хранения каких либо данных. Программируемый генератор. Программируемый генератор служит для установки частоты контроллера последовательного интерфейса. Частота следования определяется как отношение частоты задающего генератора к делителю частоты. Частота задающего генератора равна 1.8432Мгц. делитель частоты представляет собой 16ти битовое число, младший и старший байт которого загружаются по отдельности через регистры буфера делителя. После операции записи любой из регистров делителя делитель перезагружается сразу же. В таблице 1.4 приведены необходимые значения делителя для получения требуемой частоты следования.

Таблица 1.4 Требуемая частота Следования (в бодах)Значение делителя для получения требуемой частоты следованияВ десятичном ВидеВ шестнадцатеричном виде5023040900h7515360600h15015360600h3003840180h60019200C0h1200960060h1800640040h2400480030h3600320020h4800240018h7200160010h960012000Ch1920060006h3840030003h5760020002h11520010001h

Последовательная передача данных

Микропроцессорная система без средств ввода и вывода оказывается бесполезной. Характеристики и объемы ввода и вывода в системе определяются, в первую очередь, спецификой ее применения например, в микропроцессорной системе управления некоторым промышленным процессом не требуется клавиатура и дисплей, так как почти наверняка ее дистанционно программирует и контролирует главный микрокомпьютер (с использованием последовательной линии RS232C). Поскольку данные обычно представлены на шине микропроцессора в параллельной форме (байтами, словами), их последовательный вводвывод оказывается несколько сложным. Для последовательного ввода потребуется средства преобразования последовательных входных данных в параллельные данные, которые можно поместить на шину. С другой стороны, для последовательного вывода необходимы средства преобразования параллельных данных, представленных на шине, в последовательные выходные данные. В первом случае преобразование осуществляется регистром сдвига с последовательным входом и параллельным выходом (SIPO), а во втором регистром сдвига с параллельным входом и последовательным выходом (PISO). Последовательные данные передаются в синхронном или асинхронном режимах. В синхронном режиме все передачи осуществляются под управлением общего сигнала синхронизации, который должен присутствовать на обоих концах линии связи. Асинхронная передача подразумевает передачу данных пакетами; каждый пакет содержит необходимую информацию, требующуюся для декодирования содержащихся в нем данных. Конечно, второй режим сложнее, но у него есть серьезное преимущество: не нужен отдельный сигнал синхронизации. Существуют специальные микросхемы ввода и вывода, решающие проблемы преобразования, описанные выше. Вот список наиболее типичных сигналов таких микросхем: D0D7 входныевыходные линии данных, подключаемые непосредственно к шине процессора; RXD принимаемые данные (входные последовательные данные); TXD передаваемые данные (выходные последовательные данные); CTS сброс передачи. На этой линии периферийное устройство формирует сигнал низкого уровня, когда оно готово воспринимать информацию от процессора; RTS запрос передачи. На эту линию микропроцессорная система выдает сигнал низкого уровня, когда она намерена передавать данные в периферийное устройство. Все сигналы программируемых микросхем последовательного

скачать реферат
1 2 3 4 5 6

Не нашли нужную работу? Закажи реферат, курсовую, диплом на заказ

Внимание! Студенческий отдых и мегатусовка после сессии!


Обратная связь.

IsraLux отзывы Израиль отзывы